FLIP-FLOP CIRCUIT

Publication number: JP5218816 Publication date: 1993-08-27

Inventor:

ISHII KIYOSHI; ICHINO HARUHIKO; SUZUKI MASAO

Applicant:

NIPPON TELEGRAPH & TELEPHONE

Classification:

- international:

H03K3/286; H03K3/00; (IPC1-7): H03K3/286


- European:

Application number: JP19920021361 19920206 Priority number(s): JP19920021361 19920206

Report a data error here

Abstract of JP5218816

PURPOSE:To provide a flip-flop circuit which works at a high speed with no increase of the power consumption. CONSTITUTION:The load resistance of a flip-flop circuit consists of the resistors (R1, R2), (R3, R4), (R5, R6) and (R7, R8) which are connected in series. The collector terminals of the differential paired transistors (Q3, Q4) and (Q7, Q8) provided on the upper stage of the holding side are connected between each of pairs of resistances (R1, R2), (R3, R4), (R5, R6) and (R7, R8). At the same time, these resistances are set at the optimum value respectively.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出願公開番号

特開平5-218816 (

(43)公開日 平成5年(1993)8月27日

(51)Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 3 K 3/286

F 7436-5 J

審査請求 未請求 請求項の数1(全 7 頁)

(21)出願番号

特願平4-21361

(22)出願日

平成 4年(1992) 2月6日

(71)出願人 000004226

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72)発明者 石井 清

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72)発明者 市野 晴彦

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72)発明者 鈴木 正雄

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(74)代理人 弁理士 伊東 忠彦


(54)【発明の名称】 フリップフロップ回路

(57)【要約】

【目的】 本発明の目的は、消費電力を増加させずに、 高速動作するフリップフロップ回路を提供することであ る。

【構成】 本発明は、フリップフロップ回路の負荷抵抗 を2つの抵抗器(R1, R2)(R3, R4)(R5, R6) (R7, R8) の直列接続によって構成し、保持 側上段の差動対トランジスタ(Q3, Q4), (Q7, Q8) のコレクタ端子をこの2つの抵抗器間(R1, R 2) (R3, R4) (R5, R6) (R7, R8) に接 続し、且つこの2つの抵抗器 (R1, R2) (R3, R 4) (R5, R6) (R7, R8) をそれぞれ最適な値 に設定する。

本発明の第1の実施例のトグルフリップ フロップ回路の回路図



1

【特許請求の範囲】

【請求項1】 ひ込み機能を有する第1の上段差動対ト ランジスタと、

保持機能を有する第2の上段差動対トランジスタと、 前記第1及び第2の共通エミッタ端子と結合されり下段 差動対トランジスタと、2つのエミッタフォロワ用トラ ンジスタを備え、

論理振幅を発生させるための第3及び第4の負荷抵抗を 第1及び第2の負荷抵抗にそれぞれ直列に接続し、 前記第2の上段差動対トランジスタのコレクタ端子をそ 10 れぞれ前記第1の負荷抵抗と前記第3の負荷抵抗の間 に、前記第2の負荷抵抗と前記第4の負荷抵抗の間にそ

前記第1の上段差動対トランジスタのコレクタ端子及び 前記エミッタフォロワ用トランジスタのベース端子を前 記第3及び第4の負荷抵抗にそれぞれ接続するマスタ回 路とスレーブ回路により構成されることを特徴とするフ リップフロップ回路。

【発明の詳細な説明】

[0001]

れぞれ接続し、

【産業上の利用分野】本発明は、フリップフロップ回路 に係り、特に、GHz 帯で動作する高速電子機器に用い られるフリップフロップ回路に関する。

[0002]

【従来の技術】従来、最も一般的に使用されているフリ ップフロップ回路は、スタティック型トグルフリップフ ロップ回路である。そこで、スタティック型トグルフリ ップフロップ回路を例としてフリップフロップ回路の動 作について説明する。

【0003】図5は、従来の第1の構成のトグルフリッ プフロップ回路の回路図を示す。この回路は、点線で囲 まれている回路Aがマスタフリップフロップ回路を示 し、同様に回路Bがスレーブフリップフロップ回路であ る。この回路は、上段差動対トランジスタQ1~Q8、 下段差動対トランジスタQ9~Q12、定電流発生用ト ランジスタQ13、Q14、及び負荷抵抗R1, R3, R5, 及びR7、エミッタフォロワ用抵抗R10, R1 1, R13及びR14、エミッタフォロワ用トランジス タQ15~Q18及び、定電流発生用抵抗R9、R12 1, 2、出力端子5, 6、電源端子7, 8を有する。

【0004】図5のトグルフリップフロップ回路のマス タ回路Aは、書き込み機能を有する上段差動対トランジ スタQ1、Q2と、保持機能を有する上段差動対トラン ジスタQ3, Q4の2つの組と、この上段差動対トラン ジスタの共通のエミッタ端子と結合される一組の下段差 動対トランジスタQ9, Q10の組と、負荷抵抗R1, R3にエミッタフォロワ用トランジスタQ15, Q16 のベース端子が結合されるエミッタフォロワ回路を有す る。

【0005】また、トグルフリップフロップ回路のスレ ーブ回路Bは、ひき込み機能を有する上段差動対トラン ジスタQ5,Q6と、保持機能を有する上段差動対トラ ンジスタQ7, Q8の2つの組と、この上段差動対トラ ンジスタの共通のエミッタ端子と結合される一組の下段 差動対トランジスタQ11, Q12の組と、負荷抵抗R 5, R7にエミッタフォロワ用トランジスタQ17, Q 18のベース端子が結合されるエミッタフォロワ回路を 有する。

【0006】図6は、従来の構成のトグルフリップフロ ップ回路の各端子の電圧レベルの関係を表したタイミン グチャートである。タイミングチャートの左側の各番号 は、図5における各端子に対応している。

【0007】はじめに、端子2、3および5が高レベ ル、端子1,4及び6が低レベルになっているとする。 即ち、トランジスタQ1、Q3、Q6、Q7、Q10及 びQ11がオン状態、トランジスタQ2, Q4, Q5, Q8, Q9及びQ12がオフ状態とする。このとき、端 子1が高レベル、端子2が低レベルになると、トランジ 20 スタQ9, Q12がオン状態、トランジスタQ10, 1 1がオフ状態となるので、トランジスタQ9, Q1を介 して抵抗R1に電流が流れる。そのため、端子9は端子 10に対して低レベルとなる。エミッタフォロワ用トラ ンジスタQ15、Q16は、信号をレベルシフトしてい るから、端子3は端子4に対して低レベルとなる。そう するとトランジスタQ3、Q6がオフ状態、トランジス タQ4, Q5がオン状態となる。

【0008】次に、端子1が低レベル、端子2が高レベ ルに変わると、トランジスタQ11, Q5を介して抵抗 30 R5に電流が流れるため、端子11は端子12に対して 低レベルとなる。エミッタフォロワ用トランジスタQ1 7, Q18は信号をレベルシフトしているから、端子5 は端子6に対して低レベルとなる。そうすると、トラン ジスタQ1, Q7がオフ状態、トランジスタQ2, Q8 がオン状態になる。さらに、端子1が高レベル、端子2 が低レベルに変わると、トランジスタQ2、Q9を介し て電流が流れるために、抵抗R3に電流が流れて端子4 が低レベルになる。そのためトランジスタQ4、Q5が オフ状態、トランジスタQ3, Q5がオン状態となる。 によって構成されている。さらにこの回路は、入力端子 40 【0009】さらに、端子1が低レベル、端子2が髙レ ベルに変わると、トランジスタQ6, Q11と介して電 流が流れるために、抵抗R7に電流が流れて端子6が低 レベルになり、トランジスタQ2, Q8がオフ状態、ト ランジスタQ1, Q7がオン状態になる。

> 【0010】以後、このサイクルが繰り返され、入力周 波数を1/2分周した出力が得られる。 すなわち、スタ ティック型トグルフリップフロップ回路では、トランジ スタQ9, Q10, Q11及びQ12がオン・オフする 周期の1/2周期の出力が端子3,4,5及び6に得ら 50 れる。

【0011】図7は、従来の構成のトグルフリップフロ ップ回路のトランジスタQ9、Q11のコレクタ電流と 端子3、4の電圧の関係を示すグラフである。同図の値 は、計算機シミュレーションから求めたトランジスタQ 9, Q11のコレクタ電流と端子3、4の電圧波形の変 化の関係を示すものである。

【0012】上述したように、トランジスタQ9がオン 状態となり、コレクタ電流が流れることによって、論理 振幅が変化して、端子3、4の電圧レベルに変化が生じ る。しかしながら、トランジスタQ9がオンしてコレク タ電流が流れ始めてから端子3、4の電圧レベルが変化 するまでに、遅延時間Tpdだけのずれを生じる。これ は、トランジスタ中のベースの中を電流が走行する時間 及びトランジスタの容量成分の充電・放電に要する時間 等に起因する遅延である。

【0013】端子3、4の電圧レベルの変化が1/2周 期後のトランジスタQ11がオンする前に起こっていれ ば、トランジスタQ11がオンしてコレクタ電流が流れ ることによって、スレーブ側フリップフロップ回路の論 理振幅が変化するので、端子5、6に電圧レベルに正常 20 な変化が生じる。

【0014】同様に、端子5、6の電圧レベルの変化が 1/2周期後のトランジスタQ9がオンする前に起こっ ていれば、トランジスタQ9がオンしてコレクタ電流が 流れることによって、図5に示すマスタ側フリップフロ ップ回路Aの論理振幅が変化するので、端子3、4(端 子5、6)の電圧レベルが正常に変化して、トグルフリ ップフロップ回路は正常動作する。

【0015】次に、従来の第1の構成の回路の高速性を 補うものとして、従来の第2の構成の次のようなフリッ 30 プフロップ回路が考案されている。図8は、従来の2段 エミッタフォロワ構成のフリップフロップ回路の回路図 である (H. M. Rein and R. Reimann, "3.8 Gbit/s Bipo lar Master/Slave D-Flip-Flop IC as a Basic Element for High-Speed Optical Comunication Systems, " Ele ctron. Lett., vol. 22, no 10, pp. 543-544, 1986). この回路は、エミッタフォロワ回路を従来の第1の構成 の1段構成を2段構成とする回路である。この回路は、 2段構成とすることにより上段差動対トランジスタのベ ース・コレクタ間逆バイアス電圧VBCを高め、ミラー容 40 量を規制することによって遅延時間 Tpdの低減を図って いる。

[0016]

【発明が解決しようとする課題】しかしながら、従来の 第1の構成の回路は、入力周波数が高くなり遅延時間 T pdが、トランジスタQ9,Q11のコレクタ電流が変化 する周期の1/2周期を越えると、トランジスタQ11 (またはQ9) がオンしても端子3、4 (または端子 5、6)の電圧レベルの変化が間に合わず、スレーブ

が正常に変化しない。そのため、端子5、6 (または端 子3、4)に正常な電圧レベルの変化が生じず、トグル フリップフロップ回路は、正常動作しない。

【0017】このように、第1の檘成のトグルフリップ フロップ回路は、DCに近い低周波数から動作するが、 1/(2T_{pd})の周波数が動作周波数の上限となってい るため、広帯域であるが、回路動作の高速性に欠けてい た。また、従来の第2の構成のフリップフロップについ ては、2段エミッタフォロワ構成のフリップフロップ回 10 路では、エミッタフォロワ回路が増加するために消費電 力が増加するという問題がある。

【0018】本発明は上記の点に鑑みなされたもので、 消費電力を増加させることなく、回路動作の高速化を図 ることができるフリップフロップ回路を提供すること目 的とする。

[0019]

【課題を解決するための手段】上記問題を解決するため に図1に基づいて説明する。本発明は、書込み機能を有 する第1の上段差動対トランジスタ(Q1, Q2) (Q 5, Q6) と、保持機能を有する第2の上段差動対トラ ンジスタ (Q3, Q4) (Q7, Q8) と、第1及び第 2上段差動対トランジスタ(Q1, Q2)(Q5, Q 6) 、(Q3, Q4) (Q7, Q8) の共通エミッタ端 子と結合される下段差動対トランジスタ(Q9,Q1 0) (Q11, Q12) と、2つのエミッタフォロワ用 トランジスタ(Q15)(Q16)(Q17(Q18) を備え、論理振幅を発生させるための第3及び第4の負 荷抵抗(R2), (R4), (R6), (R8)を第1 及び第2の負荷抵抗 (R1), (R3), (R5), (R7) にそれぞれ直列に接続し、第2の上段差動対ト ランジスタ(Q4), (Q8)のコレクタ端子をそれぞ れ第1の負荷抵抗 (R1), (R5) と第3の負荷抵抗 (R2), (R6) の間に、上段差動対トランジスタ (Q3), (Q7) のコレクタ端子をそれぞれ第2の負 荷抵抗(R3)、(R7)と第4の負荷抵抗(R4)、 (R8) の間にそれぞれ接続し、第1の上段差動対トラ ンジスタ (Q1, Q2) (Q5, Q6) のコレクタ端子 及びエミッタフォロワ用トランジスタ(Q15) (Q1 6), (Q17) (Q18) のベース端子を第3 (R 2) (R6) 及び第4の負荷抵抗(R4) (R8) にそ れぞれ接続するマスタ回路(A)とスレーブ回路(B) により構成される.

[0020]

【作用】本発明は、フリップフロップ回路の負荷抵抗を 2つの負荷抵抗の直列接続によって構成するとともに、 保持機能を有する上段差動対トランジスタのコレクタ端 子をこの2つの抵抗器間に接続し、且つこの2つの抵抗 器をそれぞれ使用するトランジスタに対し回路性能が最 も向上する最適な値に設定する。これにより、費込み側 (またはマスタ) 側のフリップフロップ回路の論理振幅 50 上段差動対トランジスタが接続されている負荷抵抗より

保持側上段差動対トランジスタに接続されている負荷抵 抗が小さくなり、保持の機能が弱まるために保持側の端 子が、低レベル電圧が早い時間から立ち上がるため、電 圧レベルが変化する迄の時間が短縮されることにより、 遅延時間が短くなる。その結果によりフリップフロップ 回路の最高動作周波数を向上させることができる。

[0021]

【実施例】以下本発明の実施例について図面を参照して 説明する。図1は、本発明の第1の実施例のトグルフリ ップフロップ回路の回路図である。同図中、図5と同一 10 構成部分には同一符号を付す。同図の構成のトグルフリ ップフロップ回路のマスタ回路Aは、書き込み機能を有 する上段差動対トランジスタQ1, Q2と、保持機能を 有する上段差動対トランジスタQ3, Q4の2つの組 と、この上段差動対トランジスタの共通のエミッタ端子 と結合される一組の下段差動対トランジスタQ9, Q1 Oの組と、負荷抵抗R1, R3に結合されるエミッタフ オロワ用トランジスタQ15、Q16で構成されるエミ ッタフォロワ回路を有する。

【0022】また、トグルフリップフロップ回路のスレ 20 っている。 ーブ回路Bは、書き込み機能を有する上段差動対トラン ジスタQ5, Q6と、保持機能を有する上段差動対トラ ンジスタQ7、Q8の2つの組と、この上段差動対トラ ンジスタの共通のエミッタ端子と結合される一組の下段 差動対トランジスタQ11, Q12の組と、負荷抵抗R 5、R7に結合されるエミッタフォロワ用トランジスタ Q17、Q18で構成されるエミッタフォロワ回路を有 する。

【0023】同図に示す本実施例のトグルフリップフロ ップにおいて、論理振幅を発生するための負荷抵抗は、 抵抗R1~R8により構成される。保持機能を有する上 段差動対(以下、保持側上段の差動対)トランジスタQ 3のコレクタ端子は、抵抗R3とR4との間に接続され ている。同様に、保持側上段の差動対トランジスタQ4 のコレクタ端子は抵抗R1とR2との間、トランジスタ Q7のコレクタ端子は抵抗R7とR8との間、トランジ スタQ8のコレクタ端子は抵抗R5とR6との間にそれ ぞれ接続されている。このような構成にすることによ り、回路の高速化が図れる。

る理由について説明する。図2は従来の構成及び本発明 の構成のトグルフリップフロップ回路の端子の電圧の比 較を示す。同図は、図1に示す本発明のトグルフリップ フロップ回路と図5に示される従来の構成の端子3、4 での電圧波形の様子を表す。同図中、縦軸は、電圧

(V) を示し、横軸は時間 (n s) を示す。また、同図 中、一点鎖線で示されるaは、本発明の端子3と端子4 の電圧波形であり、実線で示されるbは、従来の構成の 端子3と端子4の電圧波形である。

【0025】従来の構成のトグルフリップフロップ回路 50 果があることはいうまでもない。

では、抵抗R1, R3, R5及びR7を125Ωとし た。本発明のトグルフリップフロップ回路では、抵抗R 1, R3, R5及びR7を50Ωとし、抵抗R2, R 4, R6及びR8を75Ωとした。従って、従来及び本 発明の回路ともに、500mVの論理振幅を発生する。 【0026】従来の図5の構成の回路では、暫込み側及 び保持側上段差動対トランジスタとも同一の125Ωの 負荷抵抗に接続されている。一方、本発明の図1に示す 5Ω ($50\Omega + 75\Omega$) の負荷抵抗に接続されている が、保持側上段差動対トランジスタに接続されている負 荷抵抗は、50Ωと小さくなっている。そのために、ト ランジスタの保持機能が弱まり端子3、4の電圧低レベ ルが早い時間から立ち上がるため、電圧レベルが変化す るまでの時間、即ち遅延時間Tndが、図2に示すよう に、ΔTpdだけ短縮される。この短縮された時間分、回 路動作が速くなる。その結果フリップフロップ回路は、 高速化される。また、エミッタフォロワ回路を増加させ る必要がなく、消費電力は従来の構成の回路と等しくな

【0027】図3は入力感度特性の計算機シミュレーシ ョン結果を示すグラフである。同図は、従来構成と本発 明のトグルフリップフロップ回路について、研究段階で 一般的に用いられている性能のシリコンバイポーラnp nトランジスタを用いたときの入力感度特性の計算機シ ミュレーション結果を示している。同図の縦軸は、入力 感度Vɒp(mV)であり、横軸は、入力周波数(GH 2) である。 c で示されるグラフは本発明の感度を示 し、dで示されるグラフは従来の構成の感度を示す。本 30 発明の図1の構成のトグルフリップフロップ回路は1G Hz以下の非常に低い周波数から動作し、最高動作周波 数は、従来の構成の8GHzから10GHz近くまで、 1. 2倍以上高速化された。

【0028】なお、本実施例では、抵抗R1, R3, R 5及びR7は50Ω、抵抗R2, R4, R6及びR8は 75Ωを用いたが、いずれの抵抗も広範囲に値を変えら れ任意の値に設定できる。

【0029】図4は、本発明の第2の実施例のデータフ リップフロップ回路の回路図を示す。本実施例は、本発 【0024】上記の構成により回路動作の高速化が図れ 40 明の構成をデータフリップフロップ回路に適用した場合 を示すものである。同図の構成は図1の構成と略同様で あり、上段差動対トランジスタQ1, Q2, Q7, Q8 のベース端子に接続される端子が異なるのみである。従 って、データフリップフロップ回路においても回路動作 の一層の高速化が達成できることは明らかである。

> 【0030】なお、以上の本発明の実施例では、シリコ ンバイポーラトランジスタを用いた場合について述べた が、本発明を化合物半導体によるバイポーラトランジス タや種々の電界効果トランジスタに用いても高速化の効

7

[0031]

【発明の効果】上述のように、本発明のフリップフロップ回路によれば、負荷抵抗を2つの抵抗器から構成し、保持側上段差動対トランジスタのコレクタ端子をこの2つの抵抗器間に接続して、且つ2つの抵抗器の値をそれぞれ最適な値にすることによってフリップフロップ回路の最高動作周波数が向上する。

【図面の簡単な説明】

【図1】本発明の第1の実施例のトグルフリップフロップ回路の回路図である。

【図2】従来の構成及び本発明の構成のトグルフリップ フロップ回路の端子の電圧の比較を示す図である。


【図3】入力感度特性の計算機シミュレーション結果を 示すグラフである。

【図4】本発明の第2の実施例のデータフリップフロップ回路の回路図である。

【図5】従来の構成のトグルフリップフロップ回路の回路図である。

【図1】

本発明の第1の実施例のトグルフリップ フロップ回路の回路図



【図 6】 従来の構成のトグルフリップフロップ回路の各端子の電圧レベルの関係を表したタイミングチャートである

8

【図7】従来の構成のトグルフリップフロップ回路のトランジスタQ9、Q11のコレクタ電流と端子3、4の電圧の関係を示すグラフである。

【図8】従来の2段エミッタフォロワ構成のフリップフロップ回路の回路図である。

【符号の説明】

10 Q1~Q8 上段差動対トランジスタ

Q9~Q12 下段差動対トランジスタ

Q15~Q22 エミッタフォロワ用トランジスタ

Q13, Q14 定電流発生用トランジスタ


R1~R8 負荷抵抗

R10, R11, R13~R18 エミッタフォロワ用 抵抗

R9, R12 定電流発生用抵抗


【図2】

従来の構成及び本発明の構成のトグル フリップフロップ回路の端子の電圧の比較 を示す図




【図3】

入力感度特性の計算機シュミレーション結果 を示すグラフ




【図5】

従来の構成のトグルフリップフロップ回路の回路図




【図4】

本発明の第2の奥施例のデータフリップ。 フロップ回路の回路図



【図7】


従来の構成のトグルフリップフロップ回路の トラジスタQ9,Q11のコレクタ電流と端子3,4の 電圧の関係を示すグラフ



(女星) 旅費をでって

[図6]

従来の構成のトグルフリップフロップ回路の各端子の 電圧レベルの関係を扱わしたタイミングチャート



【図8】

従来の2段エミックフォロワ構成の フリップフロップ回路の回路図

